A Qualcomm anunciou que está trabalhando com o Google para desenvolver uma plataforma Wear OS personalizada usando o RISC-V ISA. Já sabíamos que a Qualcomm estava investindo pesadamente no avanço do uso do RISC-V com a formação de ASCENDER no início de 2023. A Qualcomm até iniciou uma nova empresa com Bosch, Infineon, Nordic Semiconductor e NXP para aumentar a disponibilidade de produtos comerciais usando o RISC-V ISA. Os maiores players do setor trabalhando juntos significam futuras gerações de dispositivos vai ser baseado nesta plataforma.
Mas o que é RISC-V? O que exatamente é um ISA? O que isso significa para as pessoas que usam Android e Wear OS, como você e eu? Spoiler: é uma coisa muito legal.
O que é RISC-V?
RISC-V é um ISA (Instruction Set Architecture) de código aberto usado para o desenvolvimento de processadores customizados. É baseado na arquitetura de computador RISC (Reduced Instruction Set Computing) e fornecido sob licença de código aberto isenta de royalties pela RISC-V Internacional, uma organização suíça sem fins lucrativos.
O RISCISA usa o conceito de que cada instrução dada a um processador deve executar apenas uma função. Para fazer mais, basta enviar mais instruções. Ao manter as instruções executadas localmente no processador, como matemática, separadas das instruções que usam outras partes de um computador, o tempo necessário para realizar uma tarefa é fácil de prever e o design geral é simplificado. Comparado com um design CISC (Complex Instruction Set Computer) como BRAÇO, a plataforma usada em coisas como seu telefone ou seu relógio inteligente, um processador RISC precisa de mais instruções individuais, mas cada uma é executada muito rapidamente.
Um processador RISC requer mais instruções individuais do que um processador ARM, mas elas são executadas de forma mais rápida e eficiente.
São muitas siglas e uma visão geral complicada de algo que na verdade é uma ideia simples: fazer pequenas coisas, uma de cada vez, muito rapidamente, podem ser mais eficientes do que fazer algo complicado às vezes. Ambos entregam o mesmo resultado no que diz respeito ao usuário, portanto o foco está na eficiência.
Tanto a computação RISC-V quanto os ISAs baseados em CISC, como o ARM, têm pontos fortes e fracos. ARM é muito eficiente em termos de energia, altamente escalável e possui um ecossistema maduro e estável. No momento, é a plataforma ideal para pequenos dispositivos embarcados, e é por isso que existem centenas de bilhões deles por aí. Isso pode mudar no futuro próximo por causa das coisas que tornam o RISC-V excelente.
O que torna o RISC-V importante para você?
Existem alguns motivos pelos quais empresas como Qualcomm, Google, NVIDIA e outras estão interessadas no RISC-V, mas existem dois motivos realmente importantes: sua abertura e sua modularidade.
RISC-V é fornecido sob condições brandas e isentas de royalties licenciamento de código aberto. Isso significa que as empresas são livres para pegá-lo, modificá-lo para melhor atender a uma necessidade específica e construir dispositivos usando esses designs. A próxima empresa pode referenciá-los para torná-lo ainda melhor. As corporações podem até trabalhar juntas sem esperar que uma empresa como a Arm ou a Intel desenvolva a “próxima geração” de design de núcleo de processador. Idealmente, a natureza de código aberto do RISC-V incentivará a colaboração e a inovação.
O RISC-V também é realmente modular. O ISA base pode alimentar tudo, desde um simples controlador de uso único até um supercomputador mainframe completo por meio do uso de extensões. Isso significa que software de alto nível, como um sistema operacional, é mais fácil de desenvolver e manter porque, independentemente da empresa que desenvolve um processador RISC-V, o código é o mesmo.
Quando você combina tudo isso, as coisas ficam realmente interessantes. Uma empresa pode desenvolver um processador personalizado projetado para tarefas específicas e adaptado para um conjunto direcionado de aplicativos de uso final. Um PPA otimizado (potência, desempenho e área) construído em uma plataforma onde cada recurso pode ser escolhido a dedo será ser muito mais flexível do que usar o conjunto completo de recursos, e isso significa melhor desempenho usando menos poder.
Simplificando, o desenvolvimento do RISC-V significa que seu smartwatch – e eventualmente seu telefone – será mais rápido e terá melhor duração da bateria quando todas as peculiaridades forem resolvidas. Eu escrevi sobre como o Tensor G3 é tão bom por causa do design personalizado de hardware e software adaptado ao código de IA do Google. Pegue essa ideia e estenda-a para todo o chip, projetado para ser realmente bom em coisas do Wear OS ou telefone Android coisas.
Ainda não chegamos lá e é uma grande colina para escalar. Os designs ARM são usados hoje porque são muito bons onde é importante. Os projetos RISC-V podem nunca ser atualizados. Se o fizerem, podemos finalmente esperar um dispositivo que seja tão bom quanto a empresa que o vende afirma quando se trata de desempenho e eficiência.