Qualcomm ogłosił, że współpracuje z Google nad opracowaniem niestandardowej platformy Wear OS wykorzystującej RISC-V ISA. Wiedzieliśmy już, że Qualcomm dużo inwestuje w rozwój wykorzystania RISC-V wraz z powstaniem WZRASTAĆ na początku 2023 roku. Qualcomm założył nawet nową spółkę z firmami Bosch, Infineon, Nordic Semiconductor i NXP, aby zwiększyć dostępność produktów komercyjnych wykorzystujących RISC-V ISA. Współpraca największych graczy w branży to przyszłe generacje urządzeń będzie opierać się na tej platformie.
Ale czym jest RISC-V? Czym właściwie jest ISA? Co to oznacza dla osób korzystających z Androida i Wear OS, takich jak Ty i ja? Spoiler: to naprawdę fajna rzecz.
Co to jest RISC-V?
RISC-V to otwarta architektura ISA (architektura zestawu instrukcji) używana do opracowywania niestandardowych procesorów. Opiera się na architekturze komputera RISC (Reduced Order Set Computing) i jest udostępniany na podstawie bezpłatnej licencji typu open source firmy Międzynarodowy RISC-V, szwajcarska organizacja non-profit.
The RISC ISA wykorzystuje koncepcję, że każda instrukcja przekazana procesorowi powinna wykonywać tylko jedną funkcję. Aby zrobić więcej, po prostu wyślij więcej instrukcji. Trzymając instrukcje wykonywane lokalnie na procesorze, np. matematyczne, oddzielone od instrukcji korzystających z nich innych części komputera, czas potrzebny na wykonanie zadania jest łatwy do przewidzenia, podobnie jak ogólny projekt uproszczony. W porównaniu z konstrukcją CISC (komputer ze złożonym zestawem instrukcji). RAMIĘ, platforma używana w takich rzeczach jak Twój telefon lub Twoje inteligentny zegarek, procesor RISC potrzebuje więcej indywidualnych instrukcji, ale każda jest wykonywana bardzo szybko.
Procesor RISC wymaga bardziej indywidualnych instrukcji niż procesor ARM, ale są one wykonywane szybciej i wydajniej.
To dużo akronimów i skomplikowany przegląd czegoś, co w rzeczywistości jest prostym pomysłem: robieniem małe rzeczy pojedynczo i bardzo szybko mogą być bardziej efektywne niż robienie jednej skomplikowanej rzeczy Czasami. Oba zapewniają ten sam wynik z punktu widzenia użytkownika, dlatego nacisk położony jest na wydajność.
Zarówno obliczenia RISC-V, jak i ISA oparte na CISC, takie jak ARM, mają mocne i słabe strony. ARM jest bardzo energooszczędny, wysoce skalowalny i ma dojrzały, stabilny ekosystem. W tej chwili jest to idealna platforma dla małych urządzeń wbudowanych, dlatego są ich setki miliardów. Może się to zmienić w najbliższej przyszłości ze względu na rzeczy, które sprawiają, że RISC-V jest świetny.
Co sprawia, że RISC-V jest dla Ciebie ważny?
Jest kilka powodów, dla których firmy takie jak Qualcomm, Google, NVIDIA i inne są zainteresowane RISC-V, ale są dwa naprawdę ważne: jego otwartość i modułowość.
RISC-V jest udostępniany na zasadach łagodnych i wolnych od opłat licencyjnych licencjonowanie typu open source. Oznacza to, że firmy mogą je dowolnie wykorzystywać, modyfikować, aby lepiej odpowiadały konkretnym potrzebom, i budować urządzenia przy użyciu tych projektów. Następna firma może się do nich odwołać, aby uczynić ją jeszcze lepszą. Korporacje mogą nawet współpracować bez czekania, aż firma taka jak Arm lub Intel opracuje „następną generację” konstrukcji rdzenia procesora. W idealnym przypadku otwarty charakter oprogramowania RISC-V będzie zachęcał do współpracy i innowacji.
RISC-V jest również naprawdę modułowy. The baza ISA może zasilać wszystko, od prostego, jednofunkcyjnego kontrolera po pełny superkomputer typu mainframe, dzięki zastosowaniu rozszerzeń. Oznacza to, że oprogramowanie wysokiego poziomu, takie jak system operacyjny, jest łatwiejsze do opracowania i utrzymania, ponieważ niezależnie od tego, która firma opracowuje procesor RISC-V, kod jest taki sam.
Kiedy to wszystko połączyć, robi się naprawdę ciekawie. Firma może opracować niestandardowy procesor przeznaczony do określonych zadań, dostosowany do docelowego zestawu zastosowań końcowych. Zoptymalizowany PPA (moc, wydajność i obszar) zbudowany na platformie, na której można ręcznie wybrać każdą funkcję być znacznie bardziej elastyczne niż konieczność korzystania z pełnego zestawu funkcji, a to oznacza lepszą wydajność przy mniejszym zużyciu moc.
Mówiąc najprościej, rozwój RISC-V oznacza, że Twój smartwatch – a ostatecznie także Twój telefon – będzie szybszy i będzie miał dłuższą żywotność baterii, gdy wszystkie dziwactwa zostaną rozpracowane. Pisałem o tym jak Tensor G3 jest świetny ze względu na niestandardową konstrukcję sprzętu i oprogramowania dostosowaną do kodu AI Google. Weź ten pomysł i rozszerz go na cały chip, zaprojektowany tak, aby był naprawdę dobry w elementach Wear OS lub telefon z systemem Android rzeczy.
Jeszcze tam nie dotarliśmy, a przed nami duża górka. Projekty ARM są dziś używane, ponieważ są tak dobre tam, gdzie ma to znaczenie. Projekty RISC-V mogą nigdy nie nadążać. Jeśli tak się stanie, możemy w końcu spodziewać się urządzenia, które pod względem wydajności i wydajności jest tak dobre, jak twierdzi sprzedająca je firma.